Da die RC-Verzögerung und die Verdrahtungsdichte an ihre physikalischen Grenzen stoßen, hat sich die Verbindung als größte Einschränkung für die Chipleistung herausgestellt.PowerVia verlagert die Stromversorgung auf die Rückseite des Chips und ermöglicht so eine vollständige Entkopplung von Signal- und Stromnetzen.

Bei der Durchsicht aktueller Berichte über Stromversorgungsarchitekturen der nächsten Generation fällt eine Schlussfolgerung deutlich auf: Wir haben uns lange auf Transistorinnovationen konzentriert, aber das eigentliche Hindernis für den Chip-Fortschritt ist nicht mehr der Transistor selbst.

Jahrzehntelang konzentrierte sich die Halbleitergeschichte auf die Skalierung: FinFET, GAA, RibbonFET – jeder strukturelle Durchbruch erweiterte das Mooresche Gesetz.Doch ein genauerer Blick auf die Herausforderungen moderner Knoten bringt eine wachsende Wahrheit ans Licht: Während Transistoren immer besser werden, sind die Verbindungen zwischen ihnen und den sie unterstützenden Stromnetzen zum neuen Engpass geworden.

Was diese Krise noch schlimmer macht, ist die Tatsache, dass sie seit über 25 Jahren andauert.Die Verbindungstechnologie hat keinen mit der Transistorarchitektur vergleichbaren Generationssprung erlebt.Die Leistung nimmt ab, die Kosten steigen und die Verkabelungsressourcen werden durch die Stromverteilung zunehmend knapp.Kurz gesagt, die knappste Ressource in modernen Chips sind nicht mehr Transistoren, sondern der Platz für die Verkabelung.

Vor diesem Hintergrund schlägt der Bericht eine mutige, aber logische Lösung vor: Wenn die Verkabelung auf der Vorderseite erschöpft ist, verlagern Sie die Stromversorgung auf die Rückseite.

Dies ist weit mehr als eine geringfügige Prozessoptimierung.Es stellt eine architektonische Revolution dar – eine völlige Neugestaltung des grundlegenden Layouts des Chips, bei der die Stromversorgung von der Vorderseite auf die Rückseite verlagert wird.Dies könnte durchaus der entscheidende Schritt sein, der in der Post-Moore-Ära Leistungsgrenzen setzt.

Kernbotschaft des Berichts

Bei fortgeschrittenen Knoten sind die eigentliche Grenze der Chipleistung nicht mehr Transistoren, sondern Verbindungs- und Stromversorgungsnetzwerke.Backside Power Delivery (BPN) ist der nächste kritische technologische Wendepunkt.

Die Engpassverschiebung: Von Transistoren zu Verbindungen und Stromversorgung

Der Bericht beginnt mit einem klaren Branchentrend:

• Das Mooresche Gesetz bleibt bestehen, basiert jedoch nicht mehr ausschließlich auf der Transistorskalierung
• Die Verbindungstechnologie hat seit 25 Jahren keinen wirklichen Durchbruch erlebt
• Signalverbindungen werden schnell zum größten Leistungs- und Kostenengpass

Die wichtigste Erkenntnis: Der Faktor, der die Chipleistung einschränkt, hat sich von Geräten auf Verbindungen und Stromversorgung verlagert.

Die unausgewogene Realität: Sinkende Verbindungsleistung und steigende Kosten

Das Dokument hebt ein strukturelles Ungleichgewicht hervor:

• Der Widerstand (R) steigt, was zu einer höheren Verzögerung führt
• Die Optimierung der Kapazität (C) wird immer schwieriger
• Die RC-Verzögerung dominiert die Gesamtleistung

Inzwischen:

• Die Metallschichten nehmen stetig zu (ungefähr alle zwei Jahre eine Schicht)
• Multi-Patterning führt zu extremer Prozesskomplexität
• Die Herstellungskosten steigen weiter

Der Kernwiderspruch: Interconnects werden immer schlechter und teurer, bleiben aber unverzichtbar.

Die versteckten Kosten: Stromsteuer verbraucht Chip-Ressourcen

Ein kritisches, aber oft übersehenes Problem:

• 10–30 % der Metallressourcen werden von Stromnetzen belegt
• Untere Metallschichten (M0/M1) erleiden die größten Verluste
• Hochleistungsdesigns stehen unter einem noch größeren Leistungsdruck

Das grundlegende Problem: Die Stromversorgung verdrängt und konkurriert mit Signalverbindungsressourcen.

Der architektonische Wendepunkt: Backside Power Delivery

Die Verlagerung des Stromnetzes von der Vorderseite auf die Rückseite bietet drei transformative Vorteile:

1. Vollständige Entkopplung
Signal- und Stromleitungen konkurrieren nicht mehr um Routing-Ressourcen.

2. Dramatische Leistungssteigerungen
Der IR-Abfall wurde um das 5- bis 20-fache verbessert
RC-Verzögerung deutlich reduziert

3. Flächen- und Kostenoptimierung
Setzt 10–30 % der Verkabelungsressourcen frei
Die Matrizenfläche wurde um 8–19 % reduziert.

Hierbei handelt es sich nicht um eine Verbindungsoptimierung, sondern um eine vollständige Neuarchitektur der Stromversorgung.

PowerVia: Die praktischste Backside-Power-Lösung

Der Bericht vergleicht mehrere Ansätze:

Traditionelle Lösungen
Frontside Power (FPN)
Vergrabene Stromschiene (BPR)
Einschränkungen: Bietet nur vorübergehende Linderung, kann langfristige Trends nicht umkehren

Backside Power (BPN)
nTSV
PowerVia (überlegen für die Massenproduktion)
BSCON (zukünftige Ausrichtung)

PowerVia-Vorteile:

• Keine BPR-Integration erforderlich
• Geringere Ausrichtungsschwierigkeit
• Einfacherer Herstellungsprozess

Fazit: PowerVia ist der technisch machbarste Weg zur Backside-Stromversorgung.

Herausforderungen aus der Praxis: Prozesskomplexität und Ausbeute

Der Bericht erkennt auch erhebliche Kompromisse an:

• Wafer-Bonding und extreme Verdünnung (Entfernung von ca. 775 μm Substrat)
• Ausrichtungsfehler auf der Rückseite müssen unter 50 nm kontrolliert werden
• Ertragsrisiken einschließlich Hohlräumen und Schichtablösung

Backside Power stellt ein neues Gleichgewicht zwischen Leistungssteigerungen und Fertigungskomplexität dar.